嵌入式软件 Skill技能列表
HDL仿真技能Skill hdl-simulation
HDL仿真技能是用于FPGA（现场可编程门阵列）和数字电路设计功能验证的专业技术能力。该技能专注于使用多种工业级仿真工具（如ModelSim/Questa、Vivado XSIM、VCS、Xcelium等）进行硬件描述语言（HDL）仿真，支持Verilog、SystemVerilog和VHDL。核心功能包括仿真环境配置、测试激励生成、波形调试分析、代码覆盖率收集以及混合语言仿真验证。关键词：FPGA验证、HDL仿真、功能验证、波形分析、覆盖率、SystemVerilog、ModelSim、Vivado、数字电路测试、硬件仿真。
HLSC/C++转RTL技能Skill hls-cpp-to-rtl
HLS C/C++ 转 RTL 技能是一种用于将高级C/C++算法代码通过高层次综合工具自动转换为硬件描述语言（RTL，如Verilog/VHDL）的专家能力。它专注于FPGA硬件加速开发，涉及代码优化、编译指示应用、接口配置和性能分析，是实现硬件-软件协同设计、IP核生成和嵌入式系统加速的关键技术。关键词：高层次综合，HLS，FPGA加速，C++转RTL，硬件设计，Vitis HLS，接口综合，性能优化。
内存接口Skill memory-interfaces
该技能专注于FPGA（现场可编程门阵列）系统中的内存接口设计，涵盖片上内存（如块RAM、分布式RAM）和外部高速内存（如DDR）的高效配置、优化与集成。核心能力包括内存推断、ECC保护、控制器设计、带宽优化及仲裁逻辑实现，旨在提升硬件系统的数据吞吐量、可靠性和资源利用率。关键词：FPGA内存接口，DDR控制器，块RAM设计，ECC内存保护，内存仲裁，硬件优化。
FPGA布局布线优化Skill place-and-route
FPGA布局布线优化技能是专注于现场可编程门阵列物理实现的核心技术。它通过布局规划、物理块约束、布线拥塞分析和时序收敛优化等策略，确保数字电路设计在芯片上实现最优的性能、功耗和面积。该技能涉及使用专业EDA工具（如Vivado、Quartus）进行物理约束定义、增量编译和时序分析，是高性能计算、通信和嵌入式系统开发的关键环节。 关键词：FPGA布局布线，时序收敛，物理实现，布局规划，布线拥塞，物理优化，Vivado，Quartus，硬件描述语言，数字电路设计
功耗分析Skill power-analysis
功耗分析技能是专注于FPGA（现场可编程门阵列）芯片低功耗设计的专家能力。它通过运行专业工具（如Vivado功耗估算器）进行精确的功耗估算，深入分析静态功耗、动态功耗、I/O功耗及时钟网络功耗等核心组成部分。该技能能够识别设计中的高功耗区域，并应用一系列优化技术，如时钟门控、电压与频率缩放、逻辑优化等，以有效降低整体功耗。它还涵盖从早期估算、仿真活动注释到硬件验证的完整分析流程，并考虑热设计因素，是进行高效、可靠低功耗FPGA设计的关键技术支持。 关键词：FPGA功耗分析，低功耗设计，功耗估算，时钟门控，动态功耗优化，静态功耗，Vivado功耗分析，热设计，开关活动，电源域配置
rtl-lintingSkill rtl-linting
RTL Linting技能是专家级别的RTL代码质量检查和linting，使用Verible、SpyGlass和供应商工具。为综合问题、编码风格、CDC违规和最佳实践执行提供全面的代码分析。